【数字逻辑】教学大纲

课程编号：

课程英文名称：Logic circuit

总学时：72

实习学时：18

学分：4

一、课程目的与要求

本课程是计算机科学与技术专业的专业基础课。近年来，电子技术领域发生了迅猛而巨大的变化，作为其发展基础之一的电子技术在其中起到了重大作用，通过本课程的学习，使学生初步理解逻辑电路的工作原理，掌握逻辑电路的分析和设计方法，能正确运用数字集成电路构成数字系统，并使学生对计算机的基本硬件有一定的认识，为以后工作学习打下一个良好的基础。

本课程课时为72课时，讲授54课时，实验18课时。

二、课程内容、基本要求与学时分配

第一章 数制与编码（4课时）

[基本内容]

数制，数制间转换，有符号二进制数表示法，二进制代码

[具体要求]

1． 掌握数制及数制间的转换；

2． 熟悉有符号二进制数表示法和二进制代码；

3． 了解可靠性编码的工作原理。

[重点与难点]

数制间转换，有符号数表示法，可靠性编码原理

第二章 布尔代数基础（6课时）

[基本内容]

布尔代数的基本概念，布尔代数的公式、定理和规则，布尔函数的基本形式，不完全确定的布尔函数

[具体要求]

1． 熟练掌握布尔代数的基本概念及各公式、定理和规则的应用；

2． 掌握标准积和标准和的性质及应用；

3． 了解不完全确定的布尔函数。

[重点与难点]

布尔代数的公式、定理和规则

第三章 布尔函数的化简和实现（8课时）

[基本内容]

代数化简法，卡诺图化简法，列表化简法，布尔函数的实现

[具体要求]

1． 掌握代数化简法及卡诺图化简法；

2． 了解列表化简法原理；

3． 熟悉基本逻辑门与布尔运算的关系，掌握布尔函数的实现方法

[重点与难点]

布尔函数的化简方法及布尔函数的实现方法

第四章 组合网络的分析和设计（10课时）

[基本内容]

组合网络的分析，组合网络的设计，典型的组合电路

[具体要求]

1． 熟练掌握组合网络的分析方法；

2． 掌握组合网络的设计方法；

3． 熟悉加法器的组成及工作原理。

[重点与难点]

组合网络的分析及设计

第五章 同步时序网络（12课时）

[基本内容]

时序机概念，基本触发器，时序网络的分析与设计，常用时序电路

[具体要求]

1． 熟练掌握基本触发器的构成及原理；

2． 掌握时序网络的分析和设计方法；

3． 掌握寄存器、计数器、节拍发生器的构成及原理。

[重点与难点]

时序网络状态表的建立、化简及状态分配

第六章 异步时序网络（10课时）

[基本内容]

异步时序网络的基本概念，异步时序网络的设计、分析

[具体要求]

1． 理解同步时序网络和异步时序网络各自的特点与区别；

2． 掌握异步时序网络的设计与分析方法；

3． 了解网络险态产生的原因和消除的方法。

[重点与难点]

异步时序网络的分析与设计，网络中险态的判断与消除

第七章 中、大规模集成电路及逻辑设计（4课时）

[基本内容]

并行加法器，译码器，多路选择器和多路分配器，只读存储器，可编程序逻辑阵列

[具体要求]

1． 熟练掌握并行加法器、译码器和只读存储器的功能、组成原理及应用；

2． 了解多路选择器和多路分配器的功能；

3． 了解可编程逻辑阵列的原理及作用。

[重点与难点]

译码器，可编程序逻辑阵列的原理及应用